IEC 62530:2021 SystemVerilog - 统一硬件设计、规范与验证语言

标准号：IEC 62530:2021

发布日期：2021-07-26

SystemVerilog - Unified Hardware Design, Specification, and Verification Language

SystemVerilog - 统一硬件设计、规范与验证语言

IEC62530:2021的适用范围是：该标准规定了用于描述数字和混合信号集成电路及电子系统的硬件描述语言SystemVerilog的统一语法和语义，适用于集成电路设计、验证、建模和文档编写等环节。